

一、变量命名原则

二、FPGA程序设计技巧

- 1、测试时使用边界扫描元件，进行区域测试，减少验证工作量。
- 2、在时序较紧张时，尽量不要使用锁存器。
- 3、经常使用原语或已有模块，减少开发时间。
- 4、同步设计便于程序移植。

第十五章 较复杂时序逻辑电路设计实践

例 15.1

- 1、状态的划分很有特点，有冗余。

例 15.2

- 1、通信协议都是设计出来的；
- 2、开始、结束的生成；
- 3、开始结束的判断；
- 4、数据的传输时间；

练习：

- 1、在序列中检测 111000101。 ----- 已完成
- 2、产生向 FIFO 输出的数据。 ----- 理解老师的代码
- 3、乒乓缓冲。 ----- 没有做。